PTO/SB/21 (08-03)
Approved for use through 08/30/2003. OMB 0651-0031
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
to a collection of information unless it displays a valid OMB control number.

	OCTOT ACCOL 1993. NO DEISONS	s are required to respond to a collection Application Number	10/707,106	S IT GISDIO	AS A VALID COND CONTROL HUMBER.			
TDANCM	HTT A I	Filing Date						
TRANSMITTAL		Filing Date	1/20/2000					
FORM		First Named Inventor	Nai-Shung Chang	Nai-Shung Chang				
(to be used for all correspon	ndence after initial filing)	Art Unit						
		Examiner Name						
Total Number of Pages in Th	is Submission 3	Attorney Docket Number	VIAP0108USA					
	ENCLOSURES (Check all that apply)  After Allowance communication							
Fee Attached  Amendment/Reply  After Final  Affidavits/declaration(s)  Extension of Time Request  Express Abandonment Request		Terminal Disclaimer Request for Refund CD, Number of CD(s)	to Technology Center (TC Appeal Communication to of Appeals and Interference Appeal Communication to of Appeals and Interference Appeal Communication to (Appeal Notice, Brief, Reply Proprietary Information Status Letter Other Enclosure(s) (pleas Identify below):		ogy Center (TC) mmunication to Board and Interferences mmunication to TC ice, Brief, Reply Brief) Information er osure(s) (please			
	Missing Parts R 1.52 or 1.53							
	SIGNATURE C	OF APPLICANT, ATTORN	EY, OR AGENT					
Individual name	n Hsu, Reg. No.: 41,5	526 — L A						
Signature	Win	donblow						
Date	12/87.	2003						
	CERTIFIC	CATE OF TRANSMISSION	I/MAILING					
I hereby certify that this corrusufficient postage as first clathed date shown below.	I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below.							
Typed or printed name	Typed or printed name							
Signature				Date				

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

PTO/SB/17 (10-03)

Approved for use through 07/31/2006. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

EEE TOANGMITTAL				Complete if Known						
FEE TRANSMITTAL				Application Number 10/707,			10/707,106	106		
for EV 2004				Filing Date 11/20/2			11/20/2003	2003		
for FY 2004  Effective 10/01/2003. Patent fees are subject to annual revision.				First Named Inventor Nai-Shi			Nai-Shung Cha	ung Chang		
			1.	Exam	iner N	ame		***		
Applicant of	claims small entity statu	us. See 37 CFR 1.27		Art U	nit	-			-	-
TOTAL AMO	OUNT OF PAYMENT	(\$) 0.00		Attorney Docket No. VIAP0108USA						
METHO	D OF PAYMENT (ch	eck all that apply)		• • •		FEE	CAL	LCULATION (c	ontinued)	
Check	Credit card Mone			ADDITI						
✓ Deposit Acc				Entity	1		•			
Deposit	50-0801		Fee Code	Fee e (\$)	Fee Code	Fee (\$)		Fee Descripti	on	Fee Paid_
Account S Number	30-0601		1051	130	2051	65	Surcha	arge - late filing fee	or oath	
Deposit Account N	North America Internation	nal Patent Office	1052	2 50	2052	25	Surcha cover	arge - late provision:	al filing fee or	
Name L	uthorized to: (check all th	unt anniel	1053	3 130	1053	130		nglish specification		
Charge fee(s)		Credit any overpayments	1812	2,520	1812	2,520	For fili	ng a request for <i>ex p</i>	parte reexamination	ļ
Charge any ac	dditional fee(s) or any unde	erpayment of fee(s)	1804	920*	1804	920*		esting publication of ner action	SIR prior to	
_ ` ` `	indicated below, except for tified deposit account.	or the filing fee	1805	1,840*	1805	1,840*		esting publication of iner action	SIR after	
	FEE CALCULAT	ION	1251	110	2251	55	Exten	sion for reply within	first month	
1. BASIC FILI			1252	420	2252	210	Exten	sion for reply within	second month	I
Large Entity Sma			1253	950	2253	475	Exten	sion for reply within	third month	I
	e Fee Fee Descript ode (\$)	<u>ion</u> Fee Paid	1254	1,480	2254	740	Exten	sion for reply within	fourth month	
	001 385 Utility filing	fee	1255	2,010	2255	1,005	Exten	sion for reply within	fifth month	<b>├</b>
	002 170 Design filing		1401	330	2401	165	Notice	e of Appeal		
	003 265 Plant filing		1402	330	2402	165	Filing	a brief in support of	an appeal	
1004 770 20	004 385 Reissue filir	ng fee	1403	3 290	2403	145	Reque	est for oral hearing		
1005 160 20	005 80 Provisional	filing fee	1451	1,510	1451	1,510	Petitio	on to institute a publi	c use proceeding	
	SUBTOTAL	(1) (\$) 0.00	1452	110	2452	55	Petitio	on to revive - unavoi	dable	
				1,330	2453	665	Petitio	on to revive - uninter	ntional	
2. EXTRA CL	AIM FEES FOR UTI	LITY AND REISSUE	1501	1,330	2501	665	Utility	issue fee (or reissu	e)	
	Extra Claim	s <u>below</u> Fee Paid	1502	480	2502	240	Desig	n issue fee		
Total Claims Independent	-20** =	×	1503	640	2503	320	Plant	issue fee		
Claims	3** = <b></b>	×   ‡	1460	130	1460	130	Petitio	ons to the Commiss	ioner	
Multiple Depende	ent	L 1	1807	50	1807	7 50	Proce	essing fee under 37	CFR 1.17(q)	
	Small Entity		1806	180	1806			ission of Information		
	Fee Fee <u>Fee Des</u> Code (\$)	cription	8021	40	8021	40	Recor	ding each patent as	signment per	
1202 18 1201 86		excess of 20 nt claims in excess of 3	1809	770	2809	385	Filing	a submission after t FR 1.129(a))		
1203 290	•	pendent claim, if not paid	1810	770	2810	385	Fore	ach additional inven		
1204 86	2204 43 ** Reissue	independent claims	180	4 770	2004	205		ined (37 CFR 1.129		
over original patent  1205 18 2205 9 ** Reissue claims in excess of 20				1 770 2 900	2801 1802		) Requ	uest for Continued E uest for expedited e	, ,	
1		original patent		r foc /==	I noife			design application		
**or number or	SUBTOTAL (2) (\$) 0.00  **or number previously paid, if greater; For Reissues, see above				ecify) _ Basic F	Filing F	ee Paid	d SUBTOTA	AL (3) (\$) 0.00	
SUBMITTED BY								(Complet	e (if applicable))	
Name (Print/Type)					tion No.	. 41	526	-	е 88628923735	0
					(Agent)	41,	J20		1/5-0-	× 5,200
Signature Comments					RI	1		Date	12/8/	-005

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

# **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign applications:							
Prior Foreign Application Number(s)		Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO			
092121551	Taiwan R.O.C	08/06/2003					
			· 🔲				
·							
·							
·							

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



인당 인당 인당 인당

# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA)

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this ) office of the application as originally filed which is identified hereunder:

申 請 日: 西元<u>2003</u>年<u>\ 08</u>月<u>06</u>日 Application Date

申 請 案 號: 092121551 Application No.

申 請 人: 威盛電子股份有限公司 Applicant(s)

局

Director General







發文日期: 西元 <u>2003</u> 年 <u>9</u> 月 1 日

Issue Date

發文字號: 09220879220

Serial No.

익도 인도 인도

申請日期	:	IPC分類
申請案號	:	



# (以上各欄由本局填註)

# 發明專利說明書

		级 为 于 们
	中文	以單通道記憶體控制器控制多個動態隨機存取記憶體之主機板
發明名稱	英 文	MOTHER BOARD UTILIZING A SINGLE-CHANNEL MEMORY CONTROLLER TO CONTROL MULTIPLE DYNAMIC-RANDOM-ACCESS MEMORYS
	姓 名(中文)	1. 張乃舜
-	(英文)	1. Chang, Nai-Shung
發明人 (共3人)	國 籍 (中英文)	1. 中華民國 TW
()(0)()		1. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	1.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司
	名稱或 姓 名 (英文)	1. VIA TECHNOLOGIES, INC.
= [	國 籍 (中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 台北縣新店市中正路五三三號八樓 (本地址與前向貴局申請者相同)
,	(營業所) (英 文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	代表人(中文)	1. 王雪紅
	代表人(英文)	1. Wang, Hsueh-Hung



申請日期:		IPC分類				
申請案號:	:					
(以上各欄由本局填註) 發明專利說明書						
	中文					
發明名稱	英文					
	姓 名 (中文)	2. 陳俊宏				
	姓 名 (英文)	2. Chen, Chunhung				
發明人 (共3人)	國 籍 (中英文)	2. 中華民國 TW				
(),(3), 3)	住居所 (中 文)	2. 台北縣新店市中正路五三三號八樓				
	住居所 (英 文)	2.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.				
	名稱或 姓 名 (中文)					
,	名稱或 姓 名 (英文)					
゠	國 籍 (中英文)					
申請人 (共1人)	住居所 (營業所) (中 文)					
	住居所 (營業所) (英 文)					
	代表人 (中文)					
	代表人 (英文)					

申請日期:		IPC分類			
申請案號:					
(以上各欄由本局填註) 發明專利說明書					
and made made a substitute of	中文				
發明名稱	英文				
	姓 名(中文)	3. 李維祥			
<del>-</del>	姓 名 (英文)	3. Lee, Wei			
發明人 (共3人)	國 籍 (中英文)	3. 中華民國 TW			
	住居所 (中 文)	3. 台北縣新店市中正路五三三號八樓			
	住居所 (英 文)	3.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.			
	名稱或 姓 名 (中文)				
	名稱或 姓 名 (英文)				
=	國 籍 (中英文)				
申請人(共1人)	住居所 (營業所) (中 文)				
	住居所 (營業所) (英 文)				
	代表人(中文)				
	代表人(英文)				

四、中文發明摘要 (發明名稱:以單通道記憶體控制器控制多個動態隨機存取記憶體之主格板)

一種以單一記憶體控制器控制多個記憶體插槽之主機板,其包含第一記憶體插槽、第二記憶體插槽與單通道記憶體控制器,其中第一記憶體插槽與第二記憶體插槽分別以第一匯流排與第二匯流排連接單通道記憶體控制 器。

- 五、(一)、本案代表圖為:第 4 圖
  - (二)、本案代表圖之元件代表符號簡單說明
- 70 記憶體存取系統
- 72 記憶體控制單元
- 74a、74b、74c 記憶體插槽
- 76a、76b 資料匯流排
- 78a、78b 位址匯流排
- 80a、80b 控制訊號匯流排

六、英文發明摘要 (發明名稱:MOTHER BOARD UTILIZING A SINGLE-CHANNEL MEMORY CONTROLLER TO CONTROL MULTIPLE DYNAMIC-RANDOM-ACCESS MEMORYS)

A mother board utilizing a single-channel memory controller to control multiple DRAMs. The mother board includes a first memory slot, a second memory slot and a singl channel memory controller. The memory controller respectively connects to the first memory slot and the second memory slot via a first bus and a second bus.



四、中文發明摘要 (發明名稱:以單通道記憶體控制器控制多個動態隨機存取記憶體之主權板)

82a、82b、82c 資料傳輸路徑

84a、84b、84c 記憶體位址傳輸路徑

86a、86b、86c 控制訊號傳輸路徑

六、英文發明摘要 (發明名稱:MOTHER BOARD UTILIZING A SINGLE-CHANNEL MEMORY CONTROLLER TO CONTROL MULTIPLE DYNAMIC-RANDOM-ACCESS MEMORYS)



一、本案已向		
國家(地區)申請專利 申請日期	案號 -	主張專利法第二十四條第一項優
		·
	<b>無</b>	
		. •
二、□主張專利法第二十五條之一第一項優	<b>先.權:</b>	
申請案號:	/ U (F ·	
	無	
日期:		
三、主張本案係符合專利法第二十條第一項	□第一款但書或□第	二款但書規定之期間
日期:		
四、□有關微生物已寄存於國外:		
寄存國家:	無	
寄存機構: 寄存日期:	,	
寄存號碼:		
□有關微生物已寄存於國內(本局所指定 寄存機構:	ミ之寄存機構):	
可行機構. 寄存日期:	無	
寄存號碼:		
□熟習該項技術者易於獲得,不須寄存。		
——————————————————————————————————————		

#### 五、發明說明(1)

# 發明所屬之技術領域




本發明提供一種具有單通道記憶體控制器之主機板,尤指一種應用單通道記憶體控制器控制多個動態隨機存取記憶體之主機板。

## 先前技術

請參閱圖一,圖一為習知電腦系統 10的功能方塊示意 圖。中央處理器 12係用來控制電腦系統 10的整體運作, 北橋電路 14係用來控制高速週邊 (例如顯示控制電路 18 與記憶體 20)以及中央處理器 12之間的訊號傳輸,南橋電路 16係用來控制低速週邊 (例如硬碟 22與輸入/輸出裝置 24)與北橋電路 14之間的訊號傳輸。顯示控制電路 18 係用來進行圖形運算以產生影像訊號來驅動一螢幕 (未顯示),記憶體 20係為揮發性 (volatile) 儲存裝置, 硬碟 22則為非揮發性儲存裝置,輸入/輸出裝置 24用來接收使用者輸入的控制訊號或輸出資料。

一般而言,於北橋電路 14中設置記憶體控制單元 26,用來控制記憶體 20的資料儲存與擷取,亦即記憶體控制單元 26與記憶體 20構成一記憶體存取系統 28。對於電腦系統 10而言,其運作需要使用記憶體存取系統 28,舉例來說,當電腦系統 10經由一習知自我硬體測試 (power on





#### 五、發明說明 (2)

self test, POST) 而完成開機程序後,硬碟 22上所儲存的作業系統的程式碼會經由南橋電路 16以及記憶體存取系統 28而載入記憶體 20,然後中央處理器 12便透過記憶體存取系統 28讀取記憶體 20所儲存之作業系統的程式碼,以執行該作業系統來管理電腦系統 10之硬體與電腦系統 10所執行之應用程式。電腦元件的運作均需經由記憶體存取系統 28來將資料暫存於記憶體 20以及經由記憶體存取系統 28來讀取記憶體 20所暫存的資料。

請參閱圖二,為第一種記憶體存取系統30的示意圖。記憶體存取系統30包含有記憶體控制器32以及複數個記憶體插槽34a、34b、34c。記憶體控制器32即用來構成圖一所示之記憶體控制單元26,亦即記憶體插槽34a、34b、34c係用來安裝記憶體模組以構成圖一所示之記憶體20,例如記憶體插槽34a、34b、34c係為習知單直列記憶體複組(single inline memory module, SIMM)插槽與習知雙直列記憶體模組(dual inline memory module, DIMM)插槽,其中符合單直列記憶體模組規格的記憶體包含三十二位元的存取路徑,而符合雙直列記憶體控制器32之輸入/輸出埠A經由一資料匯流排(data bus)36電連接於記憶體插槽34a、34b、34c中相對應資料傳輸路徑42a、42b、42c,記憶體控制器32之輸出埠B經由一位





#### 五、發明說明 (3)

址 匯 流 排 ( address bus) 38電 連 接 於 記 憶 體 插 槽 34a、 34b、 34c中 相 對 應 記 憶 體 位 址 傳 輸 路 徑 44a、 44b、 44c, 以及記憶體控制器 32之輸出埠 C經由一控制訊號匯流排 40 電 連 接 於 記 憶 體 插 槽 34a、34b、34c中 相 對 應 控 制 訊 號 傳 翰-路-徑-46a、--46b、-46c。-資-料-匯-流-排--36、--位-址-匯-流-排--38與-控 制 訊 號 匯 流 排 40係 分 別 用 來 傳 遞 記 憶 體 控 制 器 32所 輸 出或輸入的儲存資料、記憶體位址與控制訊號至記憶體 插 槽 34a、 34b、 34上 的 記 憶 體 模 組 , 舉 例 來 說 , 控 制 訊 號 包 含 有 一 時 脈 致 能 訊 號 ( clock enable signal, CKE) , 一晶片選取訊號 ( chip select signal, CS) 一行位址訊號 (row address strobe signal, RAS)、 一列位址訊號 ( column address strobe signal, CAS) 以及一寫入致能訊號 (write enable signal, WE) 等。 如業界所習知,圖二所示之記憶體體控制器32係為單通 道記憶體控制器,亦即記憶體控制器32利用同一匯流排 36、 38與 40來 輸 出 儲 存 資 料 、 記 憶 體 位 址 與 控 制 訊 號 至 記憶體模組。然而,隨著中央處理器 1 2的操作時脈不斷 提升以及資料處理量的增加,因此記憶體存取系統30的 單一通道記憶體架構已逐漸地無法滿足使用者的需求, 所 以 業 界 便 另 揭 露 一 種 雙 通 道 記 憶 體 ( dual channel) 架構來提升記憶體20的存取效能。

請參閱圖三,為習知第二種記憶體存取系統 50的示意圖。記憶體控制器 52a以輸入/輸出埠 A, 輸出埠 B與輸出





#### 五、發明說明(4)

埠  $C_1$ , 經由資料匯流排 56a、位址匯流排 58a與控制訊號匯流排 60a控制記憶體插槽 54a、 54b,係分別對應至資料傳輸路徑 62a、 62b、 64a、 64b、 66a與 66b。記憶體控制器 52b以輸入/輸出埠  $A_2$ 、輸出埠 B與輸出埠  $C_2$ ,經由資料匯流排 58b與控制訊號匯流排 60b控制記憶體插槽 54c,係分別對應至資料傳輸路徑 62c、 64c與 66c。

當記憶體存取系統50啟動雙通道記憶體架構時,如業界 所 習 知 , 記 憶 體 控 制 器 52a、 52b均 會 啟 動 來 各 自 控 制 不 同記憶體插槽上所安裝的記憶體模組,如圖三所示,記 憶 體 控 制 器 52a連 接 於 記 憶 體 插 槽 54a、 54b, 而 記 憶 體 控 制 器 52b連 接 於 記 憶 體 插 槽 54c, 因 此 一 記 憶 體 模 組 需 安 裝於記憶體插槽 54c,而另一記憶體模組則需安裝於記憶 體 插 槽 54a或 記 憶 體 插 槽 54b上 ,以 使 雙 通 道 的 架 構 可 正 常地運作。記憶體控制器 52a、 52b係各自單獨地運作 所 以 若 資 料 匯 流 排 56a、 56b係 為 64位 元 的 匯 流 排 , 因 此 對於雙通道記憶體架構來說,圖一所示之記憶體控制單 元 26與記憶體 20之間則等效地對應 128位元的匯流排,記 憶體 20的資料存取效率便可大幅地提升。此外,記憶體 存取系統 50亦可啟動單一通道記憶體架構,亦即僅有記 憶 體 控 制 器 52a或 記 憶 體 控 制 器 52b會 被 啟 動 , 舉 例 來 說 , 於 使 用 記 憶 體 控 制 器 52a的 狀 況 下 , 可 於 記 憶 體 插 槽 54a、54b安 裝 兩 記 憶 體 模 組 , 所 以 記 憶 體 插 槽 54a、54b





#### 五、發明說明 (5)

上安裝的記憶體模組分享同一通道。

如上所述,對於電腦系統的演變過程而言,主機板之設計無法直接由單通道記憶體控制器轉變為雙通道記憶體控制器,可能需要一種主機板能夠同時使用於單通道記憶體控制器與雙通道記憶體控制器,而無須更改主機板之電路佈局,大量減少研發成本。

## 發明內容

本發明提供一種以單通道記憶體控制器控制多個記憶體插槽之主機板,第一記憶體插槽、第二記憶體插槽與單通道記憶體控制器分別以第一匯流排與第二匯流排連接該第一記憶體插槽與該第二記憶體插槽。

本發明提供一種以單通道記憶體控制器控制多個記憶體之主機板,第一記憶體、第二記憶體與單通道記憶體控制器,其中單通道記憶體控制器分別以第一匯流排與第二匯流排連接該第一記憶體與該第二記憶體。本發明提供一種封裝體,利用第一接腳,電連接單通道記憶體控制器之資料輸入/輸出埠、位址輸出埠以及控制訊號輸出埠,以連接第一記憶體匯流排;第二接腳電連接於資料輸入/輸出埠該位址輸出埠與控制訊號輸出埠,



#### 五、發明說明 (6)






## 實施方式

請參閱圖四,圖四為本發明記憶體存取系統70的示意 圖。記憶體存取系統70條應用於圖一所示之電腦系統10 而電腦系統 10的運作已詳述如上,所以於不影 發明技術揭露的情況下,電腦系統10的運作則不再重複 贅述。本實施例中,記憶體存取系統70包含有一記憶體 控制單元 72以及複數個記憶體插槽 74a、74b、74c。記憶 體 插 槽 74a、 74b、 74c係 用 來 安 裝 記 憶 體 模 組 以 構 成 圖 一 所示之記憶體 20,例如記憶體插槽 74a、74b、74c係為單 直列記憶體模組插槽或雙直列記憶體模組插槽,其中符 合單直列記憶體模組規格的記憶體包含三十二位元的存 取路徑,而符合雙直列記憶體模組規格的記憶體包含六 十四位元的存取路徑。記憶體控制單元72之輸入/輸出埠 A 係 經 由 資 料 匯 流 排 76a電 連 接 於 記 憶 體 插 槽 74a、 74b中 相 對 應 資 料 傳 輸 路 徑 82a、82b,記 憶 體 控 制 單 元 72之 輸 出 埠 B 經 由 位 址 匯 流 排 78a電 連 接 於 記 憶 體 插 槽 74a、 74b 中相對應記憶體位址傳輸路徑 84a、84b,以及記憶體控 制 單 元 72之 輸 出 埠 C 經 由 控 制 訊 號 匯 流 排 80a電 連 接 於 記 憶 體 插 槽 74a、 74b中 相 對 應 控 制 訊 號 傳 輸 路 徑 86a、 86b。此外, 記憶體控制單元 72之輸入/輸出埠 A 孫經由資





#### 五、發明說明 (7)

料匯流排 76 b電連接於記憶體插槽 74 c中相對應資料傳輸路徑 82 c,記憶體控制單元 72之輸出埠 B經由位址匯流排78 b電連接於記憶體插槽 74 c中相對應記憶體位址傳輸路徑 84 c,以及記憶體控制單元 72之輸出埠 C經由控制訊號匯流排80 b電連接於記憶體插槽 74 c中相對應控制訊號傳輸路徑 86 c。

資料 匯 流 排 76a、 76b係 用 來 傳 遞 記 憶 體 控 制 單 元 72所 輸 出的储存资料至記憶體插槽 74a、74b、74c所安裝的記憶 體 模 組 上 , 以 及 將 記 憶 體 插 槽 74a、 74b、 74c所 安 裝 的 記 憶 體 模 組 所 讀 取 的 储 存 資 料 傳 遞 至 記 憶 體 控 制 單 元 72。 位 址 匯 流 排 78a、 78b係 用 來 傳 遞 記 憶 體 控 制 單 元 72所 輸 出 的 記 憶 體 位 址 至 記 憶 體 插 槽 74a、74b、74c所 安 裝 的 記 憶體模組。另外,控制訊號匯流排80a、80b係用來傳遞 記 憶 體 控 制 單 元 72所 輸 出 的 控 制 訊 號 至 記 憶 體 插 槽 74a、 74b、74c所安裝的記憶體模組,舉例來說,控制訊號包 含 有 時 脈 致 能 訊 號 、 晶 片 選 取 訊 號 、 行 位 址 訊 號 、 列 位 址 訊 號 以 及 寫 入 致 能 訊 號 等 。 本 實 施 例 中 , 記 憶 體 控 制 單元 72僅設置有一記憶體控制器 72,亦即對於支援雙通 道記憶體架構之主機板電路佈局來說,本實施例可使主 機 板 上 對 應 雙 通 道 記 憶 體 架 構 之 記 憶 體 插 槽 74a、 74b、 74c可全部同時使用於單一通道記憶體架構中,其原理敘 述如下。





#### 五、發明說明(8)

如前所述,記憶體控制單元72係設置於北橋電路中,而 如業界所習知,北橋電路之相對應晶粒係依據一預定封 裝 技 術 而 設 置 一 封 裝 體 中 , 舉 例 來 說 , 北 橋 電 路 之 相 對 應晶粒係設置於球格陣列封裝體中,亦即晶粒承載於一 基底上,而基底之底部設置由複數個焊錫球,用來作為 複數個接腳以連接於一主機板上相對應的接點,此外, 該複數個接腳係電連接於該晶粒,以輸入操作電壓與相 關訊號至該北橋電路。輸入/輸出埠A、A2、輸出埠B、B。 以及輸出埠C、C分別對應球格陣列封裝體上複數個接 腳,所以當對應北橋電路之球格陣列封裝體安裝於一主 機板時,輸入/輸出埠A1、A2、輸出埠B1、B2以及輸出埠 Cr C便可分別電連接該主機板上所設置的資料匯流排 76a、 76b, 位 址 匯 流 排 78a、 78b, 以 及 控 制 訊 號 匯 流 排 80a、80b。舉例來說,資料匯流排76a、76b係為64位元 之匯流排,其中資料匯流排76a包含有傳輸線 Do~De3,以及 資料匯流排 76b包含有傳輸線 D'o~D'63, 所以輸入/輸出埠 A 包 含 有 64個 接 腳 分 別 連 接 於 傳 輸 線  $D_0 \sim D_{63}$ , 此 外 , 輸 入 / 輸出埠 A 亦包含有 6 4個接腳分別連接於傳輸線 D'₀~D'63, 因此當於封裝體之基底連接輸入/輸出埠 A 、 A 時,對應 傳輸線 D'之接腳即會電連接於對應傳輸線 D之接腳 ( 0 ≦ n≤ 63) ,而輸出埠 B 、 B 與輸出埠 C 、 C 的接腳連接方 式與輸入/輸出埠 A、 A相同,所以不再重複贅述。

請注意,圖四所示記憶體插槽 74a、74b、74c之主機板電






#### 五、發明說明 (9)

路佈局係對應於雙通道記憶體架構,亦即輸入/輸出埠 A, 輸出埠B, 以及輸出埠C的腳位原本係用來連接一記。 憶體控制器,而輸入/輸出埠A」,輸出埠B」,以及輸出埠C」 的腳位原本係用來連接另一記憶體控制器,亦即依據雙 通道記憶體架構的電路佈局,記憶體控制單元72理應包 含有兩記憶體控制器,然而,本實施例中,僅有一記憶 體控制器 75設置於記憶體控制單元72中,並且於輸入/輸 出埠A、A2、輸出埠B、B2、以及輸出埠C、C的相同腳位 配置下,輸入/輸出埠A條連接於輸入/輸出埠A。,並同時 連接於記憶體控制器 75之輸入/輸出埠A,亦即輸入/輸出 埠 A 、 A 均 連 接 於 輸 入 /輸 出 埠 A , 而 輸 出 埠 B 條 連 接 於 輸 出埠  $B_2$ , 並同時連接於記憶體控制器 75之輸出埠 B, 亦即 輸出埠 B 、 B 均 連接於輸出埠 B,此外輸出埠 C 係連接於輸 出埠 $C_2$ , 並同時連接於記憶體控制器 75之輸出埠C, 亦即 輸出埠 C 、 C 杓 連接於輸出埠 C。如前所述,北橋電路之 相對應晶粒係依據一預定封裝技術而設置一封裝體中, 换句話說,晶粒包含有記憶體控制器75之電路,所以本 實 施 例 係 於 封 裝 體 之 基 底 中 利 用 接 線 ( trace) 來 連 接 對 應輸入/輸出埠A之接腳與對應輸入/輸出埠A之接腳,連 接對應輸出埠 B 之接腳與對應輸出埠 B 之接腳,以及連接 對應輸出埠 C 之接腳與對應輸入/輸出埠 C 之接腳,然後 再利用接線使輸入/輸出埠Ar A連接於輸入/輸出埠A, 使輸出埠 B 、 B 連接於輸出埠 B,以及使輸出埠 C 、 C 連接 於輸出埠 C。若記憶體插槽 74a、74b、74c均同時安裝有






#### 五、發明說明 (10)

記憶體模組,由圖四可知,記憶體控制器 75由輸出埠 B所 輸出的記憶體位址可分別經由輸出埠B小B之腳位以及相 對 應 的 位 址 匯 流 排 78a、 78b傳 輸 至 記 憶 體 插 槽 74a、 74b、74c之 記 憶 體 位 址 傳 輸 路 徑 84a、84b, 此 外 , 記 憶 體控制器 75由輸出埠 C所輸出的記憶體位址可分別經由輸 出埠 Ci C之腳位以及相對應的位址匯流排 80a、80b傳輸 至 記 憶 體 插 槽 74a、 74b、 74c之 控 制 訊 號 傳 輸 路 徑 86a、 86b, 所以記憶體插槽 74a、74b、74c所安裝之記憶體模 組中的控制電路,例如行位址解碼電路、列位址解碼電 路、資料寫入電路以及資料感測電路等,便可依據由控 制訊號傳輸路徑86a、86b所接收的控制訊號以及由記憶 體 位 址 傳 輸 路 徑 84a、84b所 接 收 的 記 憶 體 位 址 來 對 各 記 憶體模組中的記憶單元進行資料讀取或資料寫入的運 作。對於資料寫入操作而言,當記憶體控制器 75由輸入 / 輸 出 埠 A輸 出 儲 存 資 料 時 , 該 儲 存 資 料 會 分 別 由 輸 入 /輸 出埠 A之腳位與輸入/輸出埠 A之腳位傳輸至記憶體插槽 74a、 74b之 資 料 傳 輸 路 徑 82a、 82b以 及 記 憶 體 插 槽 74c之 資料傳輸路徑 82c;同樣地,對於資料讀取操作而言,當 讀 取 安 裝 於 記 憶 體 插 槽 74a、 74b、 74c的 記 憶 體 模 組 時 , 各記憶體模組所讀取的儲存資料均可分別經由資料匯流 排 76a、 76b傳遞至輸入/輸出埠 A之腳位與輸入/輸出埠 A2. 之腳位,已知輸入/輸出埠A、A連接於輸入/輸出埠A, 因此各記憶體模組所讀取的儲存資料均可傳輸至記憶體 控制器 75。





#### 五、發明說明 (11)

如上所述,雖然記憶體插槽 74a、74b、74c於主機板上的 電路佈局係對應於習知雙通道記憶體架構,亦即資料匯 流排 76a, 位址匯流排 78a, 以及控制訊號匯流排 80a連接 記憶體插槽 74a、74b與對應輸入/輸出埠 A,、輸出埠 B以 及輸出埠C的接腳,而資料匯流排76b、位址匯流排78b以 及控制訊號匯流排 80b則連接記憶體插槽 74c與對應輸入/ 輸 出 埠 A ~ 輸 出 埠 B 以 及 輸 出 埠 C 的 接 腳 , 而 對 於 北 橋 電 路的封裝體而言,輸入/輸出埠Ar As,輸出埠Br Bz,以 及輸出埠 C、 C 係為不同的腳位。然而,本實施例應用單 一記憶體控制器 75於支援雙通道記憶體架構的主機板 上,其中輸入/輸出埠 A、 A 所 對 應 之 不 同 接 腳 , 輸 出 埠 B、B所對應之不同接腳,以及輸出埠C、C所對應之不 同接腳於該封裝體之基底中互相電連接,所以,對於記 憶 體 控 制 器 75來 說 , 記 憶 體 插 槽 74a、 74b、 74c於 主 機 板 上的組態(雙通道記憶體架構)可等效地視為單一通道 記憶體架構,因此記憶體控制器75可控制記憶體插槽 74a、74b、74c所安裝的記憶體模組,所以記憶體存取系 統 70執行單一通道記憶體架構時,主機板上的所有記憶 體 插 槽 74a、74b、74c均 可 用 來 安 裝 記 憶 體 模 組 。 請 注 意,若記憶體控制單元72設置有兩獨立的記憶體控制 器 , 則 記 憶 體 插 槽 74a、74b、74c亦 可 應 用 於 雙 通 道 記 憶 體 架 構 , 亦 即 由 如 圖 三 所 示 之 電 路 架 構 可 知 , 主 機 板 上 所配置的記憶體插槽 74a、74b、74c則可應用於雙通道記





憶 體 架 構。



綜合上述,即使記憶體插槽 74a、74b、74c於主機板上的 電路佈局係對應於習知雙通道記憶體架構,本發明揭露 可經由記憶體控制單元72於封裝體中的線路配置,而使 具有單一記憶體控制器 75的 北橋電路可同時控制記憶體 插 槽 74a、 74b、 74c所 安 裝 的 所 有 記 憶 體 模 組 , 亦 即 記 憶 體 控 制 器 75此 時 以 單 一 通 道 記 憶 體 架 構 來 連 接 記 憶 體 插 槽 74a、74b、74c。所以, 對於主機板的製造廠商來說, 若其應用圖三所示之電路架構來生產可支援雙通道記憶 體 架 構 的 主 機 板 , 則 本 實 施 例 可 使 用 具 有 單 一 記 憶 體 控 制器 75的記憶體控制單元 72(如圖四所示)於同一電路 佈局的主機板上,並且於不改變輸入/輸出埠 A:、A。,輸 出埠B、B。以及輸出埠C、C於該主機板上之腳位配置 的狀況下,透過封裝體之基底中的接線(trace)來連接 輸入/輸出埠A1、A2、輸出埠B1、B2、以及輸出埠C1、C2、 所以記憶體插槽 74a、74b、74c便均可用來安裝記憶體模 組,並運作於單一通道記憶體架構下,換句話說,同一 主機板經由腳位相容之北橋電路的適當替換即可於單一 通道記憶體架構下使用所有的記憶體插槽,因此主機板 的製造廠商便不需重新設計主機板的電路佈局。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵





五、發明說明 (13)

蓋範圍。



#### 圖式簡單說明

# 圖式之簡單說明



圖一為一般電腦系統的功能方塊示意圖;

圖二為習知技術利用單通道記憶體控制器,以一個匯流

排-控-制-多-個-記-憶-體-插-槽-的-示-意-圖--;-

圖三為習知技術利用雙通道記憶體控制器,以兩個匯流

排控制多個記憶體插槽的示意圖;以及

圖四為本發明利用單通道記憶體控制器,以兩個匯流排

控制多個記憶體插槽的示意圖。

# 圖式之符號說明

1	n	雷	账	矣	統
_	·	44,	/JIDI	///	<b>マンしょ</b>

12 中央處理器

14 北橋電路

16 南橋電路

18 顯示控制電路

20 記憶體

22 硬碟

24 輸入/輸出裝置

26、72 記憶體控制單元

28、30、50、70 記憶體存取系統

32、52a、52b、75 記憶體控制器

34a、34b、34c、54a、54b、54c、74a、74b、74c 記憶

#### 體插槽

36、56a、56b、76a、76b 資料匯流排

38、58a、58b、78a、78b 位址匯流排

40、60a、60b、80a、80b 控制訊號匯流排



圖式簡單說明

42a、42b、42c、62a、62b、62c、82a、82b、82c 資料 傳輸路徑

44a、44b、44c、64a、64b、64c、84a、84b、84c 記憶體位址傳輸路徑

46a~46b~46c~66a~66b~66c~86a~86b~86c—控制 訊號傳輸路徑



1.一種以單通道記憶體控制器控制多個記憶體插槽之主機板,至少包含:

至少一第一記憶體插槽;

至少一第二記憶體插槽;以及

- 一單通道記憶體控制器,分別以第一匯流排與第二匯流排連接該第一記憶體插槽與該第二記憶體插槽。
- 2.如申請專利範圍第1項所述之主機板,其中該第一匯流排與該第二匯流排係用來傳輸記憶體資料、記憶體位址與控制信號。
- 3.如申請專利範圍第1項所述之主機板,其中該單通道記憶體控制器至少包含:
- 一資料輸入/輸出埠,經由該第一匯流排與該第二匯流排輸出記憶體資料至該第一記憶體插槽與該第二記憶體插槽;
- 一位址輸出埠,經由該第一匯流排與該第二匯流排輸出記憶體位址至該第一記憶體插槽與該第二記憶體插槽; 以及
- 一控制訊號輸出埠,經由該第一匯流排與該第二匯流排輸出控制信號至該第一記憶體插槽與該第二記憶體插槽。
- 4.如申請專利範圍第 1項所述之主機板,其中該單通道記憶體控制器係設置於一封裝體中,且該封裝體至少包含:

至少兩個第一接腳,分別連接該第一、第二匯流排,用



來傳輸記憶體資料;

至少兩個第二接腳,分別連接該第一、第二匯流排,用來傳輸記憶體位址;

至少兩個第三接腳,分別連接該第一、第二匯流排,用

來-傳-翰-控-制-信-號-;-以-及-

複數係接線,電連接該第一接腳與該單通道記憶體控制器之資料輸入/輸出埠,電連接該第二接腳與該單通道記憶體控制器之位址輸出埠,以及電連接於該第三接腳與該單通道記憶體控制器之控制訊號輸出埠。

5.一種電腦系統,該電腦系統至少包含:

至少一第一動態隨機存取記憶體;

至少一第二動態隨機存取記憶體;以及

一單通道記憶體控制器,分別以第一匯流排與第二匯流排控制該第一動態隨機存取記憶體與該第二動態隨機存取記憶體與該第二動態隨機存取記憶體。

6.如申請專利範圍第5項所述之電腦系統,其中該第一匯流排與該第二匯流排係用來傳輸記憶體資料、記憶體位址與控制信號。

7.如申請專利範圍第 5項所述之電腦系統,其中該單通道記憶體控制器至少包含:

一資料輸入/輸出埠,經由該第一匯流排與該第二匯流排輸出記憶體資料至該第一記憶體與該第二記憶體;

一位址輸出埠,經由該第一匯流排與該第二匯流排輸出記憶體位址至該第一記憶體與該第二記憶體;以及



含--:-

- 一控制訊號輸出埠,經由該第一匯流排與該第二匯流排輸出控制信號至該第一記憶體與該第二記憶體。
- 8.如申請專利範圍第5項所述之電腦系統,其中該單通道記憶體控制器係設置於一封裝體中,且該封裝體至少包

至少兩個第一接腳,分別連接該第一、第二匯流排,用來傳輸記憶體資料;

至少兩個第二接腳,分別連接該第一、第二匯流排,用來傳輸記憶體位址;


至少兩個第三接腳,分別連接該第一、第二匯流排,用來傳輸控制信號;以及

複數係接線,電連接該第一接腳與該單通道記憶體控制器之資料輸入/輸出埠,電連接該第二接腳與該單通道記憶體控制器之位址輸出埠,以及電連接於該第三接腳與該單通道記憶體控制器之控制訊號輸出埠。

- 9. 一種封裝體,至少包含:
- 一單通道記憶體控制器;

複數個第一接腳,電連接於該單通道記憶體控制器之資料輸入/輸出埠、位址輸出埠以及控制訊號輸出埠,其中該複數個第一接腳係用來連接一第一記憶體匯流排;以及複數個第二接腳,電連接於該資料輸入/輸出埠、該位址輸出埠以及該控制訊號輸出埠,其中該複數個第二接腳係用來連接一第二記憶體匯流排。

10.如申請專利範圍第9項所述之封裝體,其中該第一記



憶體 匯流排係用以控制第一動態隨機存取記憶體插槽,該第二記憶體 匯流排係用以控制第二動態隨機存取記憶體插槽。

11.如申請專利範圍第 9項所述之封裝體,其中該第一記憶體匯流排係用以控制第一動態隨機存取記憶體,該第二記憶體匯流排係用以控制第二動態隨機存取記憶體。

